崗位職責(zé)：
? 負(fù)責(zé)芯片系統(tǒng)的架構(gòu)定義。
? 負(fù)責(zé)模擬電路系統(tǒng)定義及模塊的規(guī)格定義。
? 負(fù)責(zé)模擬電路設(shè)計(jì)及模擬電路的版圖指導(dǎo)。
? 參與芯片頂層的Floor Plan以及模塊電路的Floor Plan。
? 負(fù)責(zé)芯片頂層仿真驗(yàn)證以及數(shù)?；旌戏抡?/span>
? 參與測試計(jì)劃的制訂。
? 參與芯片及模塊的實(shí)驗(yàn)室測試和標(biāo)定。
? 編寫相關(guān)中英文設(shè)計(jì)文檔。
職位要求：
? 模擬集成電路的基礎(chǔ)理論，具備量產(chǎn)經(jīng)驗(yàn)者優(yōu)先。
? 精通Cadence EDA 工具及其他常規(guī)EDA 工具。
? 精通Verilog A 或者VHDL 等。
? 熟悉CMOS 工藝流程，熟悉傳感器工藝流程者優(yōu)先。
?具備傳感器讀出電路（IMU 或磁傳感器）設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。
學(xué)歷：碩士
工作年限：1-3年
招聘人數(shù)：1人
工作地點(diǎn)：上海市浦東新區(qū)
薪資：面議
簡歷請投遞至郵箱：duoduo_zhu@qstcorp.com
?Copyright 2022,上海矽?？萍脊煞萦邢薰?. All rights reserved. 滬ICP備13014867號-1 公安備案號: 滬公網(wǎng)安備31011402002998號 技術(shù)支持：助君網(wǎng)絡(luò)
日期 2025/03/05
